Diskussion:NAND-Gatter

aus Wikipedia, der freien Enzyklopädie
Letzter Kommentar: vor 2 Jahren von Saluk in Abschnitt 4-Bit-Addierer
Zur Navigation springen Zur Suche springen


Auf der Seite ist ein Fehler:

[Quelltext bearbeiten]

Die Darstellung von XOR mit NAND Gattern ist falsch:

x XOR y ≡ (x NAND (y NAND y)) NAND ((x NAND x) NAND y)

Die richtige Darstellung lautet: x XOR y = (x NAND (x NAND y)) NAND (y NAND (x NAND y))

(Siehe z.B. http://www.howto24.de/wiki/index.php/Xor)

Beide Darstellungen sind richtig. Rechne es nach.

Ist es prinzipiell möglich, mit ausschliesslich NAND-Bausteinen jede Boolesche Funktion durch eine Schaltung zu realisieren?

Ja. --subsonic68 04:55, 18. Apr 2005 (CEST)

Ist da nicht eine AND-Schaltung abgebildet?

Hi. Das abgebildete Bauteil ist tatsächlich ein NAND-Gatter. Zu sehen an dem kleinen Kreis am Ausgang (rechts) des Gatters. Dieser Kreis bedeutet "Invertierung". Gruß, norro 16:21, 3. Dez 2005 (CET)

4-Bit-Addierer

[Quelltext bearbeiten]

Bin ich blöd oder zeigt das Bild tatsächlich einen 1-Bit-Addierer? Und die genauere Bezeichnung von A, B, C, D, E wäre auch nicht schlecht. 212.202.210.253 02:28, 17. Jul. 2007 (CEST)Beantworten

Das Bild zeigt einen 4-Bit-Addierer. Das lässt auf deine Frage eigentlich nur die erste Alternative zu... Mach mal einen Doppelklick auf das Bild, dann siehst du, wo sich der 4-Bit-Addierer versteckt. Und die Frage, was A, B, C, D, E hier bedeuten, ist dann auch geklärt... --Saluk 13:50, 19. Jul. 2007 (CEST)Beantworten
Na, nicht so wirklich, Saluk, denn die Buchstaben tauchen ja im 4bitAddierer nicht wieder auf, also nur geometrischer Vergleich angesagt... vielleicht löst meine ergänzte BU zumindest das Verständnisproblem.--Ulf 13:42, 25. Dez. 2021 (CET)Beantworten
Keine Ahnung, auf welches Bild sich die 15 (!) Jahre alte Diskussion bezog ein SmileysymbolVorlage:Smiley/Wartung/;-)  --سلوك Saluk 14:51, 31. Jan. 2022 (CET)Beantworten

CMOS

[Quelltext bearbeiten]

Das CMOS Nand unten ist falsch , die NMos Transistoren müssen in Serie und die PMOS Transistoren müssen parallel geschaltet sein.

Der Text passt auch nicht zum CMOS NAND passt auch nicht.

Wohl mit nor verklickt -> erledigt (danke für den Hinweis) --Biezl  15:42, 24. Jul. 2008 (CEST)Beantworten

Relais-Schaltplan ist der Selbe wie von OR?

[Quelltext bearbeiten]

Da scheint ein Fehler zu sein: Das Bild unter Relaislogik scheint eine OR Schaltung zu sein wie http://de.wikipedia.org/w/index.php?title=Datei:Relay_or.svg&filetimestamp=20080720075627 und damit kein NAND --93.213.79.123 01:06, 23. Jan. 2011 (CET)Beantworten

Ist schon richtig, allerdings fehlt zum Verständnis die (signalisierende) „Last“, die gegen Minus geschaltet ist. Ohne Last nimmt der Ausgang bei logisch 0 einen undefinierten Zustand an.--Ulf 13:49, 25. Dez. 2021 (CET)Beantworten

De Morgan für NAND

[Quelltext bearbeiten]

Das De Morgan gesetzt für NAND und NOR könnte noch erwähnt werden. !(A NAND B) = !!(A AND B) = !(!A OR !B) = !A NOR !B Also praktisch äquivalent zu !(A AND B) = !A OR !B (nicht signierter Beitrag von 77.56.190.225 (Diskussion) 22:28, 28. Nov. 2012 (CET))Beantworten